[C] Makefile (Makefile이란? | Makefile이 필요한 이유 | 구성요소 | 작성 방법 | 실행방법)

📌 Make, Makefile이란? / Makefile이 필요한 이유

make는 파일을 관리해주는 유틸리티로, 수정된 소스파일의 recompile을 용이하게 해주는 유틸리티입니다.

make 명령어는 Makefile(기술 파일)의 코드 내용에 따라 make가 컴파일러에게 SHELL 명령어를 순차적으로 실행하도록 명령하여 소스파일을 자동으로 컴파일 할 수 있습니다.

 

그럼 Makefile이 필요한 이유는 무엇일까요?

1. 오래걸리고 반복되는 컴파일 작업을 자동화할 수 있다.

2. 수정된 소스파일만 컴파일 할 수 있다. 따라서 재컴파일 시간을 매우 단축시킬 수 있다.

이러한 이점 덕분에 소스파일이 매우 많은 대규모 프로젝트의 경우, Makefile은 거의 필수적으로 사용됩니다.

 

비교를 위해, Makefile없이 컴파일과 실행파일을 만드는 과정을 나열해보도록 하겠습니다.

소스 파일을 실행파일로 만드는 과정(빌드)는 다음과 같습니다.

일반적으로 gcc compiler로 직접 컴파일하고 실행파일을 만드는 과정을 예시로 들어보겠습니다.

우선, 다음과 같이 매우 많은 소스 파일이 있는 프로젝트가 있습니다.

 

gcc 컴파일러로 -c 옵션으로 컴파일만 해보겠습니다.

 

컴파일 후, 각 소스파일에 대한 목적파일(.o / object file)이 생성된 것을 볼 수 있습니다.

 

다음으로 생성된 목적파일들을 라이브러리 파일과 링크(link)하여 실행파일을 만들어보겠습니다. -o 옵션 뒤에 ft_a.out이라는 이름의 실행파일을 명시해주고 그 뒤에 링킹할 목적 파일들을 나열합니다.

 

이렇게 ft_a.out 실행 파일이 만들어졌습니다.

여기서 만약 어떤 하나의 소스파일만 바뀌었다면 처음부터 컴파일 과정을 다시 진행하여 새로운 실행 파일을 다시 만들어야 하겠죠?🤮하지만 Makefile을 사용한다면 이러한 과정을 모두 자동화할 수 있다는 것입니다!

그럼, 본격적으로 Makefile을 만들어보도록 하겠습니다.

 

📌 Makefile 구성요소

• target: 만들고 싶은 변수명
• prerequisites: target을 만들기 위해 필요한 전제 조건 (target을 만들 때 필요한 파일)
• recipe: 실행되어야할 명령어

Makefile 작성 기본 구조는 다음과 같습니다.

target … : prerequisites …
        recipe
        …
        …

 

 

📌 Makefile 만들기

소스파일을 컴파일하여 라이브러리(.a)를 만드는 Makefile을 작성해보도록 하겠습니다.

 

1. 매크로 만들기

보통 Makefile에서도 매크로를 사용하여 코드를 작성하는 것이 일반적입니다. 왜냐하면 컴파일러를 변경하거나 그 옵션들을 변경할 때 모든 코드를 수정하지 않고 매크로만 수정하여 코드를 변경할 수 있기 때문입니다.

컴파일러와 컴파일 플래그(옵션), 아카이브 명령어(ar)과 플래그, 최종적으로 만들 아카이브 파일 이름, 헤더 파일, 소스파일, 오브젝트 파일 을 매크로로 지정해주었습니다.

CC = cc
CFLAGS = -Wall -Wextra -Werror
AR = AR
ARFLAGS = crs
NAME = libftprintf.a
INCLUDES = ./ft_printf.h
SRCS = \
./ft_atoi.c \
./ft_isdigit.c \
./ft_itoa.c \
./ft_printf.c \
./ft_putchar.c \
./ft_putnbr_base.c \
./ft_putstr.c \
./ft_strdup.c \
./ft_strlen.c
OBJS = $(SRCS:.c=.o)

 

2. rule 작성하기

위에서 지정한 매크로를 사용할 때에는 $(매크로 이름)으로 작성하여 사용합니다.

 

2-1. make all

all : $(NAME)

$(NAME) : $(OBJS)
		${AR} ${ARFLAGS} $(NAME) $(OBJS)

작성한 코드를 살펴보면 all을 수행하기 위해서는 $(NAME) 즉, libftprintf.a가 필요합니다. recipe이 따로 없기 때문에 make all을 하라는 것은 make libft.a를 하라는 것과 같은 것입니다.

다음 룰을 보면 libftprintf.a를 만들기 위해서는 $(OBJS)가 필요합니다. 위의 매크로에서 OBJS를 $(SRCS:.c=.o)로 지정했는데 SRCS의 .c파일을 모두 .o로 만들라는 의미입니다.

terminal에 make all 명령어를 쳐보면 오브젝트 파일(.o)들이 만들어지고 아카이브 파일(.a)까지 만들어지는 것을 확인할 수 있습니다.

 

2-2. make clean

clean :
	rm -f $(OBJS)

clean은 전제조건이 없고 recipe만 있습니다.  recipe를 보면 만들어진 오브젝트 파일들을 삭제하라는 명령어입니다. 명령어를 쳐보면 오브젝트 파일만 삭제되는 것을 볼 수 있습니다.

 

 

2-3. make fclean

fclean : clean
	rm -f $(NAME)

fclean에는 prerequisites가 clean으로 작성되어있고, recipe에는 libftprintf.a를 삭제하라는 코드가 작성되어있습니다. 즉, clean 명령을 실행한 후, 아카이브 파일을 삭제하라는 의미이니, 만들어진 오브젝트 파일과 오브젝트 파일이 모두 삭제됩니다.

 

2-4. make re

re : fclean all

re에는 recipe가 없고 prerequisites만 있습니다. 즉, make re를 하면 make fclean 후, make all이 실행되겠죠! 다시 삭제하고 다시 만들어집니다.

 

+) 자주 쓰이는 문법

• $@ : 목표 이름
• $* : 목표 이름에서 확장자가 없는 이름
• $< : 첫 번째 전제 조건의 파일 이름
• $? : 목표 파일 보다 더 최근에 갱신된 파일 이름
• $^: 현재 Target이 의존하는 대상들의 전체 목록
• $?: 현재 Target이 의존하는 대상들 중 변경된 것들의 목록
• $% : 대상의 이름 (해당 규칙 대상이 아카이브 인 경우)

(참고: https://velog.io/@hidaehyunlee/Makefile-자주-사용하는-문법-정리)

 

3. Phony Target 지정하기

.PHONY는 built-in target으로 .PHONY의 prerequisites는 phony target으로 취급됩니다. phony는 가짜라는 의미로, 실제 파일 이름과 충돌하는 문제를 해결할 수 있습니다. .PHONY의 prerequisites는 make명령어와 함께 쓰였을 때는 그 recipe이 무조건적으로 실행됩니다.

.PHONY: all clean fclean re

위의 예시에서 .PHONY의 prerequisites로 작성된 all, clean, fclean, re는 이미 그 디렉토리에 같은 이름의 파일이 존재해도 그것과 상관없이 makefile의 recipe이 수행된다는 것입니다!

 

phony target을 사용하는 이유는 2가지로 이야기할 수 있습니다.

1. 같은 이름의 파일과의 충돌을 피하기 위해서

clean:
        rm *.o temp

1번은 위에서 이야기한 내용과 같은 내용입니다. 예를들어 clean이라는 파일이 존재한다고 하더라도 make clean은 항상 그 recipe를 수행합니다.

2. 성능 향상을 위해서

예를 들어 다음과 같이 subdirectory(foo, bar, baz)에 각각 make command를 실행하려고 한다고 해보겠습니다.

/main
     |_ Makefile
     |_ /foo
            |_ Makefile
            |_ ... // other files
     |_ /bar
            |_ Makefile
            |_ ... // other files
     |_ /baz
            |_ Makefile
            |_ ... // other files

SUBDIRS = foo bar baz

subdirs:
        for dir in $(SUBDIRS); do \
          $(MAKE) -C $$dir; \
        done

위의 rule처럼 loop를 이용해서 하나의 rule을 작성해서 각각의 directory에 make 명령을 내릴 수 있습니다! 하지만 여기에는 2가지 문제점이 생깁니다. 첫번째는 어떤 하나의 subdirectory에서 오류가 발생해도 무시된다는 것입니다. 두번째는 make의 이점인 병렬적 수행(parallel execution)을 사용할 수 없다는 것입니다. make는 -j 또는 --j 옵션을 적용하면 여러 개의 rule을 동시에 수행할 수 있는데, 위의 코드에서는 rule 자체가 하나이니 당연히 -j 옵션을 적용하여도 병렬적 수행이 불가능하겠죠!

 

이때 subdirectory들을 phony target으로 선언하면 이런 문제점들을 해결할 수 있습니다. 

SUBDIRS = foo bar baz

.PHONY: subdirs $(SUBDIRS)

subdirs: $(SUBDIRS)

$(SUBDIRS):
        $(MAKE) -C $@

foo: baz

foo: baz rule을 작성함으로써 baz가 완료될 때까지 foo가 수행될 수 없도록 하였습니다. 이런 종속 관계를 설정해주는 것이 parallel execution을 적용시키는데 매우 중요합니다!

 

여기까지 Makefile에 대하여 알아보았습니다. 소스 파일이 매우 많은 경우나 큰 프로젝트의 경우 필수적으로 쓰이는 파일이고, 매우 효율적인 컴파일을 도와주니 잘 이해하고 사용하는 것이 좋겠습니다.